This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-169450

(43)Date of publication of application: 25.07.1987

(51)Int.CI.

H01L 23/28 H01L 23/48

(21)Application number: 61-010089

(22)Date of filing :

22.01.1986

(71)Applicant: HITACHI LTD

TSUYA HIDEKI (72)Inventor:


ONO TAKUO


(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To contrive improvement in heat dissipating efficiency while a multipin formation is being reconciled with miniaturization of the title semiconductor device by a method wherein the lead terminals of the semiconductor chip fixed to a stem are led out in the directions of four sides of a plastic package, and a part of the stem is exposed from the upper surface of the lower surface of the package.

CONSTITUTION: A semiconductor chip 7 is placed in a fixed manner on a metal stem 9 in a package 2. A number of lead terminals 3 are equally divided into four group and led out to the direction of four sides of the package 2, and the lower part of the stem 9 is exposed to the lower side of the plastic package 2. Besides, the lower exposed surface of the stem 9 is formed flat, and said exposed surface and the position of the tip of the lead terminals 3 are made almost uniform in height. The terminal leads 3 and the lower exposed surface of the stem 9 are directly soldered to the surface of the conductive lead 10 of a printed wiring substrate 4 respectively.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭62 - 169450

③Int Cl.¹

證別記号

庁内整理番号

④公開 昭和62年(1987)7月25日

H 01 L 23/28 23/48 B-6835-5F 7735-5F

審査請求 未請求 発明の数 1 (全6頁)

日発明の名称 半導体装置

人

②特 願 昭61-10089

②出 願 昭61(1986)1月22日

 ⑩発明者 津谷 英喜

 ⑩発明者 大野 拓郎

高崎市西横手町111番地 株式会社日立製作所高崎工場内 高崎市西横手町111番地 株式会社日立製作所高崎工場内

東京都千代田区神田駿河台4丁目6番地

邳代 理 人 弁理士 小川 勝男 外1名

株式会社日立製作所

明細 福

1. 発明の名称 半導体装置

①出 願

- 2. 特許請求の範囲
 - 1. ステムに固定された半海体チップが扁平なブ ラスチックパッケージによって封止された多ピ ンの半海体装置であって、上記半導体チップに 接続するリード戦子が上記パッケージの四方の 側面へ扱り分けられて導出させられるとともに、 上記ステムの一部がブラスチックパッケージの 下面あるいは上面に鮮出させられたことを特徴 とする半導体装置。
 - 2. 上記ステムの一部がプラスチックバッケージの下面に詳出させられるとともに、この群出面が扁平に形成され、かつこの部出面と上記リート端子の先端位置が略等高に揃えられていることを特徴とする特許説求の範囲第1項記載の半連体装置。
- 3. 発明の詳細な説明
 (産菜上の利用分野)

との発明は、半導体装置技術、さらにはブラス チックパッケージで封止された多ピン型の半導体 装置に適用して有効な技術に関するもので、たと えば、表面実装型の多ピン半導体集積回路装置に 適用して有効な技術に関するもので、たとえば、 表面実装型の多ピン半導体集積回路装置に利用し て有効な技術に関するものである。

「従来の技術〕

一般に、半導体装置は、所定の回路機能が形成された半導体チャブがパッケージに對止された状態に形成され、との状態でもってブリント配線基板などに実装される。この場合、そのパッケージのタイプとしては、ブラスチックタイプ、セラミ、一般の民生用などでは、は産性に適した安価なる。このブラスチックタイプのものが多く使用されている。このブラスチックタイプのパッケージで対止された半導体装置は、たとえば、日経マグロウヒル社発行「別冊 マイクロデバイセズ」1984年6月11日発行148~159頁(解説:ブラスチ

特開昭62-169450(2)

ックは小型と表面実装へ、セラミックは高速多ピンに)に記載されているように、表面実装用に作られることが最近になって多くなってきた。

一方、最近のパワー系リニアIC (半導体集験 回路装置)などには、パワー案子とともに複雑か つ高距な回路機能をモノリシック化したものが現れてきた。このようなICは、従前のパワー案子 に比べて、非常に多くのリード端子ピンが必要と なってくる。

ここで、本発明者は、たとえば複雑かつ高度な 回路機能を備えたパワー系ICを、ブラスチック パッケージによって装面突装可能な形状に構成す ることについて検討した。以下は、公知とされた 技術ではないが、本発明者によって検討された技 術であり、その概要は次のとかりである。

第12図(a)(b)は本発明者によって検討された半導体装置1の構成例を示す。同図(a)は上側から見た平面状態を、(b)は(a)のB-B部分の断面状態を示す。

同図に示す半導体装置1は、複雑かつ高度な回

両立させるために、その多数のリード端子3はどりしてもパッケージ2の四個方に振り分けて海出させたければならなくなる。 このため、たとえば第13回に示す半導体接近1のような構造、すなわち半導体チップ7が固定されているステム9の一部をパッケージ2の側方へ額出させて放熱効果を高むるといった構造を探ることができなくなってしまい、これによって十分な放熱効果が得られなくなってしまう、という問題点を生じることが本発明者によってあきらかとされた。

本発明の目的は、要面契装に適した形状および 大きさを保ちつつ、ブラスチックパッケージで到 止された多ピンの半導体装置の放熱効果を向上さ せることができるようにし、これによって、たと えば複雑かつ高度な回路機能が内蔵されたパワー 系リニアICも器面実装に適した形状に形成でき るようにする、という技術を提供するものである。

本発明の前記ならびにそのほかの目的と新規な 特徴は、本明細数の記述かよび添付図面からあき らかになるであろう。

(発明が解決しようとする問題点)

しかしながら、上述した技術には、次のような 問題点のあることが本発明者によってあきらかと された。

すなわち、上述したような半導体装置では、装 面実装の効果をあげるためのバッケージ2の小型 化と、回路機能の高度化に伴う多ピン化の両方を

(問題点を解決するための手段)

本顔において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。

すなわち、ステムに固定された半導体チップの リード端子をブラスチックパッケージの四側方に 振り分けて導出させるとともに、そのステムの一 郡をパッケージの下面あるいは上面から部分的に 鶴出させるようにしたものである。

(作用)

上記した手段によれば、回路協能の高度化に伴 り多ピン化と表面突装に適合させるための小型化 とを両立させつつ、ブラスチックパッケージで封 止された多ピンの半導体装置の放熱効果を向上さ せることができるようになる。これによって、た とえば複雑かつ高度な回路機能が内蔵されたパワ 一系リニアICも表面実装に適した形状に形成で きるようにする、という目的が違成される。

(実施例)

以下、本発明の好適な実施例を図面に基づいて

説明する。

なお、各図中、同一符号は同一あるいは相当部 分を示す。

第1図および第2図はこの発明による技術が適用された半導体装置の一築施例を示す。この場合、第1図は実装状態にある半導体装置の断面図を、第2図は非実装状態にある半導体装置の斜視図を それぞれ示す。

同図に示す半導体装置1は多ピン型のパワー系 リニアICとして構成され、その半導体チップ? は表面実装に適合させるために扁平をプラスチッ クパッケージ2によってモールド封止されている。

ことで、半導体チップ1は、第1図に示すよりに、パッケージ2内にて金属ステム1の上に 軟世・固定されている。 このステム9 に固定された半 導体チップ1は、ポンディングワイヤ 8 によって 多数のリード端子3に接続されている。 この多数 のリード端子3は、第2図に示すように、パッケージ2の四方の側面へ略等本数プつ振り分けられて導出させられている。これとともに、第1図

ト配級基板4へ効率良く透げることができる。これにより、回路機能の複雑化かよび高度化に伴う多ビン化と表面実装に適合させるための小型化とを両立させつつ、ブラスチックパッケージ2で割止された多ピンの半導体装置1の放熱効果を向上させることができるようになる。

第3図かよび第4図はとの発明の第2実施例を示す。第3図はその第2実施例の半導体装置1を 要返した状態を、第4図はその実装状態における 断面状態をそれぞれ示す。

この第2実施例の半導体装置1では、ステム9の製出部分にネジ穴11が形成されている。このネジ穴11にポルト12をブリント配線基板4では、ステム9とで探入させることにより、ブリント配線基板4への取り付け状態を機械的に確実にすることともに、そのネジ穴11に螺ひともに、そのネジ穴11に螺ですれたポルト12が一種の放熱体としても機能することにより、放熱効果が一層向上させられるようになる。ステム9と基板4の間には、熱伝導性を高めるためのシリコーングリース13を塗ってか

よび第2図に示すように、上記ステム9の下側部 分がブラスチックパッケージ2の下面側に舊出させられている。さらに、そのステム9の下側第出 面は扁平に形成され、かつとの算出面と上記リー ド端子3の先端位置が略等高に揃えられている。

以上のように構成された半導体装置1では、半 導体チップでからの発熱が、ブラスチックパッケ ージ2に遊られることなく、ステム9からブリン

とよい。

第5図および第6図はこの発明の第3実施例を示す。第5図はその第3実施例の半導体装置1を 裏返した状態を、第6図はその実装状態における 断面状態をそれぞれ示す。

との第3実施例の半導体装置1では、ステム9の認出部分にポルト部14が一体に突設されている。このポルト部14とナット15でブリント配線基板4を挟み込むことにより、半導体装置1をブリント配線基板4に機缺的に確実に取り付けることができる。これとともに、そのポルト部14とナット15が良好な放熱体としても機能することにより、一層すぐれた放熱効果が得られるよりになる。

第7図および第8図はこの発明の第4実施例を示す。第7図はその第4実施例の半導体装置1を 返返した状態を、第8図はその実装状態における 断面状態をそれぞれ示す。

との第4 実施例の半導体装置1 では、ステム9 の両端が下方へ直角に折り曲げられ、との折り曲

特開昭62-169450(4)

げ部分がブラスチックパッケージ2の下方へ突出 して舅出させられている。そして、その下端がブ リント配線基板4の導体ランド10にハンダ付け されている。

第9回かよび第10回はこの発明の第5英施例 を示す。第9回はその第5実施例の半導体装置1 を裏返した状態を、第10図はその実装状態にお ける断面状態をそれぞれ示す。この第5契施例の 半導体装置1では、ステム9の舞出部分に多数の 冷却フィン部が軽状に一体形成されている。この 第5実施例の半導体装置1は、第10図に示すよ りに、そのステム9の路出部分がブリント配線巻 板4に穿設された窓孔16内に嵌入させられた状 態で実装される。

第11図はこの発明の第6実施例を示す。同図 はその第6 異施例の半導体装置1の実装状態にお ける断面状態を示す。との第6與施例の半導体装 置1では、ステム9がブラスチックパッケージ2 の上面側に貸出させられていて、この貸出部分に **製状の冷却フィン部が一体に形成されている。**

説明したが、それに限定されるものではなく、た 4. 図面の簡単な説明 とえば、消費電力の大きなECL(エミッタ結合 論理)が形成された高速論理半導体集積回路装備 などにも適用できる。少なくとも、プラスチック パッケージタイプで多ピンかつ表面実装用に適合 させるという条件のものには適用できる。

(発明の効果)

本額において開示される発明のうち代表的なも のによって得られる効果を簡単に説明すれば、下 記のとおりである。

すなわち、ステムに固定された半導体チップの リード端子をプラスチックパッケージの四側方に **撮り分けて導出させるとともに、そのステムの一** 部をパッケージの下面あるいは上面から部分的に 露出させるようにしたことにより、回路機能の高 **変化に伴う多ピン化と表面突装に適合させるため** の小型化とを両立させつつ、プラスチックパッケ ージで封止された多ピンの半導体装置の放熱効果 を向上させることができるようになる、という効 果が得られる。

以上の第2~第6実施例の半導体装織1も、前 述した作用効果、すなわち半導体チッズ?からの 発熱が、プラスチックパッケージ2に避られると となく、ステム9からブリント配級基板4へ効率 良く逃げるととができ、とれにより、回路根能の 複雑化および高度化に伴う多ピン化と表面実装に 適合させるための小型化とを両立させつつ、ブラ スチックパッケージ2で對止された多ピンの半導 体装置1の放熱効果を向上させることができる。

以上、本発明者によってなされた発明を実施例 にもとづき具体的に説明したが、本発明は上記実 施例に限定されるものではなく、その要旨を逸脱 しない範囲で植々変更可能であることはいりまで もない。たとえば、上記ステム9を中空構造にし て、その中空内部に冷却媒体液を封入するととに より一種のヒートハイプを形成させるようにして もよい。

以上の説明では主として本発明者によってなさ れた発明をその背景となった利用分野である多じ ンのパワー系リニアICに適用した場合について

第1回はこの発明による技術が適用された半導 体装置の夹装状態での断面状態を示す図。

第2図は第1図に示した半導体装置を装返して 示十斜视图、

第3図はこの発明の第2実施例による半導体装 艦の裏側を示す斜視図、

第4図はこの発明の第2実施例による半導体装 盤の実装状態での断面状態を示す凶、

第5回はこの発明の第3契施例による半導体装 世の裏伽を示す斜視図、

第6図はこの発明の第3実施例による半導体装 個の実装状態での断面状態を示す図、

第7図はとの発明の第4契施例による半導体装 俊の 裏側を示す斜視図、

第8図はこの発明の第4契施例による半導体装 置の実装状態での断面状態を示す図.

第9回はこの発明の第5実施例による半導体装 健の異側を示す斜視図、

第10図はこの発明の第5英施例による半導体

特開昭62-169450(5)

 \mathbb{Z}

装置の突装状態での断面状態を示す図、


第11図はとの発明の第6実施例による半導体 装置の実装状態での断面状態を示す図、


第12図(a)(b)はこの発明に先立って検討された表面実装型かつブラスチックパッケージ型で多ピン型の半導体装置の平面状態をよび断面状態を示す図、

第13図は従来の表面実装型パワー系リニア I Cの構成を示す平面図である。

1 … 表面実接型で多ピンの半導体装置、 2 … ブ ラスチックパッケージ、 3 … リード端子、 4 … ブ リント配線基板、 5 … ハンダ付け部分、 7 … 半導 体チップ、 8 … ポンディングワイヤー、 9 … ステ ム、 1 0 … ブリント配線基板の導体ラント。


代理人 弁理士 小川 勝







1

第







第 1 2 図

